接下来进入最后一次复习——数字电路（所以为什么要让我们一个学期学电路模电和数电呢？）
数字电路这玩意逻辑性非常强，因此我们要静下心来，按部就班地完成每一个步骤。
一、逻辑电路与组合逻辑电路
在数字电路中，信号非常简单，常用的系统只认两种状态（特指正逻辑情况）：
低电平 L\rm L ，用 00 表示
高电平 H\rm H ，用 11 表示
我们在中学阶段学过“与或非”三种最基本的逻辑关系。
所谓“ AA 与 BB ”就是同时满足 A=1A=1 和 B=1B=1 两个条件才输出 11 ，否则输出 00 。
记为 A·BA·B
所谓“ AA 或 BB ”就是只要满足 A=1A=1 或者B=1B=1 两个条件其中的一个就输出 11，否则输出 00 。
记为 A+BA+B
所谓“ 非（ A¯\bar{A} ）”，就是当 A=1A=1 时， A¯=0\bar{A}=0 ，当 A=0A=0 时， A¯=1\bar{A}=1 。
记为 A¯\bar{A}
除此之外还有一些稍微复杂一点的复合逻辑关系
比如“或非”“与或非”“异或”“同或”等，但是我们最常用的符合逻辑门还要数我们的“与非门”
在我们的考试中主要要求的主要只有一种集成的组合逻辑电路——译码器74LS138
其中的 VCCV_{CC} 和地端相当于这个元件的电源，接入相应的电压才能正常工作。
S3¯,S2¯,S1\bar{\rm S_3},\bar{\rm S_2},{\rm S_1} 叫做元件的使能输入端，相当于元件的工作开关，当且仅当这三个端分别接入 0,0,10,0,1 时，元件才能够正常工作，否则在每个输出端将输出高电平。
A0,A1,A2\rm A_0,A_1,A_2 叫做元件的输入端，是信号输入的地方，这个译码器输入的是二进制形式的 84218421 码（也就是我们最常见的二进制表示码），从高位到低位依次是 A2,A1,A0\rm A_2,A_1,A_0 。
Y0¯−Y7¯\bar{\rm Y_0}-\bar{\rm Y_7} 叫做元件的输出端，是信号输出的地方，译码器的输出有一个特点：在输入的二进制码对应的十进制数通道处输出 00 ，而在其它的通道输出 11 （由于译码器的这个特性，我们可以结合与非门来灵活应用它）
根据这些特点我们可以画出这个元件的功能表。
用这个东西我们能进行一些高级（其实也不是很高级的）应用了。
比如用74LS138设计一个全加器
全加器一共是有三个输入，两个输出，三个输入分别代表两个加数以及一个低位进位数。
真值表如下
被加数输入端加数输入端低位进位端高位输出端低位输出端0000000101010010111010001101101101011111显然我们可以通过译码器把三个输入转化成一个唯一的 00 输出，用与非门恰好可以识别出这个 00 （存在 00 ，输出 11 ）。因此我们用一个四输入与非门输入 Y3¯,Y5¯,Y6¯,Y7¯\rm \bar{Y_3},\bar{Y_5},\bar{Y_6},\bar{Y_7} ，输出端作为高位输出端，用另一个四输入与非门输入 Y1¯,Y2¯,Y4¯,Y7¯\rm \bar{Y_1},\bar{Y_2},\bar{Y_4},\bar{Y_7} ，输出端作为低位输出端，就可以达到全加器的目的了。
二、触发器与时序逻辑电路
上面的电路都是输入信号之后立马输出信号，不能进行信号的保存，与时间无关。而接下来分析的数字电路就能够进行信号的保存，并且与时间有一定的关系了。
首先来介绍一下触发器。
触发器是时序逻辑电路的基本单元电路。它是由门电路构成的，并且具有记忆功能，能够储存一位二值信号。
常用的触发器有RS触发器、D触发器、以及JK触发器
（时间不够，视频来凑）
看过了视频，想必大家对触发器应该有了一些了解，接下来可以画一些时序图了。
时序图，顾名思义就是各种输入输出信号随时间变化的图。
在触发器的应用当中，我们经常遇到一些时钟信号（一般喜欢用 、、CLK、CP、CK\rm CLK、CP、CK 这些字母来表示，在触发器的输入端会有一个小三角符号。），它们一般是具有一定周期的脉冲波，在触发电路中起到掌控时令的作用。
至于其它的输入方式，因输入器而异。
这里分析问题主要抓住特征表。
1、RS触发器
对于RS触发器以及后面触发器中的 RS\rm RS 部分：我们要抓住一点
R代表（Reset），用处是清零，因此当这个接入端有效（这里的有效指 R\rm R 端输入 11 或者 R¯\rm{\bar{R}} 端输入 00 ）时，下一个时刻我们的输出端 Q\rm Q 都清零。
S代表（Set），用处是置一，因此当这个接入端有效（这里的有效指 S\rm S 端输入11或者 S¯\rm{\bar{S}} 端输入00）时，下一个时刻我们的输出端 Q\rm Q 都置一。
在RS都无效（指 、R、S\rm R、 \rm S 端均输入 00 或者 、R¯、S¯\rm \bar{R}、\bar{S} 端均输入 11 ）时，下一时刻的输出端 Q\rm Q 与原来相比不发生变化。
在RS都有效（指、R、S\rm R、 \rm S端均输入 11 或者、R¯、S¯\rm \bar{R}、\bar{S}端均输入 00 ）时，RS触发器进入不定状态，这种情况是不允许发生的。
不管是何种类型的RS触发器总有一个状态是不被允许的，这让我们感到不太舒服，为了消除这种不允许的情况，下面再介绍两种触发器。
2、D触发器
第一种比较简单粗暴，直接用一个输出端（称为 D\rm D 端）加上一个非门输入到RS电路中（换句话说就是保证输入的一正一反）。这样就可以有效避免RS输出相同量所造成的不定状态。
这样制成的触发器的触发方式有两种，一种是时钟电路的正向触发，另一种是时钟电路脉冲波的上边沿触发。
而在触发时，下一时刻输出端的值 Q\rm Q 只与 D\rm D 有关，即正常工作时 Qn+1=D\rm Q^{n+1}=D 。
3、JK触发器
D触发器虽然不用担心不定状态的问题，但是它将双输入变成了单输入，减少了输入的信息量，那么我们可以在不减少输入信息的状态下避免不定状态吗？
答案是肯定的，JK触发器就做到了这一点。
在JK触发器的功能表中我们可以发现对于 、J、K\rm J、K 端的四种不同类型的输入，输出的 Qn+1\rm Q^{n+1} 都是有意义的。
记住上面的功能表，我们就可以来分析一些常见的时序逻辑电路了。
不过我们今天还有最后一个重点，那就是集成计数器应用电路。
三、集成计数器应用电路（74LS161、74LS163）
上面括号中的两种芯片都可以作为集成计数器使用，前者者主要使用JK触发器构建，后者主要使用负边沿D触发器构建，它们的功能表（特征表）非常相似。结构也非常相似
唯一的不同就是它们的清零方式不同，74XX163必须要等到下一个时钟脉冲才能清零，74XX161无需等到，直接清零。
芯片引脚如下图所示。
芯片的输入输出如下图所示（以74XX161为例）
由此我们可以设计一些任意进制的计数器
设计任意进制计数器时，我们的思路一般如下（以74XX161为例）
比如设计一个 100100 进制的计数器
由于 100100 小于 16×16=25616\times16=256 ，我们只需要用两块161就可以满足要求
用 100100 除以 1616 ，得到 66 余 44 ，即 100=6×16+4100=6\times16+4
那么我们需要在第一块芯片（个位芯片）输出端找出 44 对应二进制编码位 (0100)(0100) 中所有的 11 对应的通道，并把这些通道接到一个与非门上。
与此同时，我们在第二块芯片中找到输出端 66 对应的二进制编码位 (0110)(0110) 中所有“ 11 ”对应的通道，并把这些通道接到同一个与非门上。
下面连接两个芯片，方法是个位芯片的进位端 RC\rm RC 连到第二个芯片的使能端，目的是让个位芯片顺利进位。
从零开始计数之后，在经过第 6×16+46\times16+4 次脉冲时，与非门的输出从 11 变为 00 ，表示完成了一轮计数。
这个时候就要考虑清零的问题了，这个时候由于是直接置零，我们可以选择直接将与非门的信号输入到清零端（由于清零端是低电平有效，因此可以清零）
除此之外，还可以将与非门信号接到预置端L（同样是低电平有效），再将预置的ABCD端设为低电平 (0000)(0000) ，也能达到清零的效果。但是需要注意的是个位芯片需要减一之后再做相同的操作，这是因为此时的预置是同步预置。这种情况下，在经过第 6×16+36\times16+3 次脉冲后瞬间，尽管预置端已经置零，但是仍然需要等待下一个脉冲到来才能够置零。如果使用74XX163芯片，也是进行同样的操作。
电工学的复习就到这里，希望大家能考出好成绩。