基于apFFT时移相位差法的多普勒雷达测速系统研制（aptt、pt、tt的检测原理及其临床意义）

张 明，陈 星，王宇飞

（北京航空航天大学 电子信息工程学院，北京100191）

为了实现多普勒雷达的精确测速，采用基于具有初相不变性的apFFT(all phase FFT,全相位快速傅里叶变换)的时移相位差法，以FPGA为数据处理平台，进行数据的采样存储、加窗处理、频谱变换以及频谱分析和相位计算，所得结果通过以太网传输至PC，再利用MATLAB的GUI可视化界面进行数据观察、分析。实验结果表明，在采样率200 kS/s、2 048点频谱分析的条件下，测速误差可精确到千分之一。因此，该方案能实现高精度的速度测量。

apFFT；时移相位差法；FPGA；雷达测速

中图分类号：TP274

文献标识码：A

DOI：10.16157/j.issn.0258-7998.2017.02.019

中文引用格式： 张明，陈星，王宇飞. 基于apFFT时移相位差法的多普勒雷达测速系统研制[J].电子技术应用，2017，43(2)：81-84.

英文引用格式：Zhang Ming，Chen Xing，Wang Yufei. Development of Doppler radar velocity measuring system based on apFFT time-shift phase difference algorithm[J].Application of Electronic Technique，2017，43(2)：81-84.

0 引言

雷达测速的工作原理是以多普勒效应为基础的，在科学和工程中有广泛的应用[1]。运动目标的雷达回波会产生多普勒频移，而多普勒频移与目标运动速度成正比，通过对多普勒频移的精确测量，可实现对目标运动速度的精确测量。

IVS-179是Innosent公司推出的一款K-波段带VCO的雷达前端模块，其发射频率为24 GHz～24.25 GHz；发射功率20 dBm；采用平面微带天线阵列结构，波束宽度水平方向为7°，垂直方向为28°；旁瓣抑制比大于15 dB。该雷达模块性能优良，操控简单，非常易于系统集成，应用十分广泛。

基于时移相位差的测频算法是一种常用的频率测量算法，但是由于常规的FFT不能有效地克服频谱泄漏，且对信号频率、相位的测量都依赖于一些近似的估计，因而测量精度不能达到令人满意的程度[2]。

全相位FFT(apFFT)具有优良的抑制频谱泄漏性能[3]。尤其突出的是，apFFT具有“初始相位不变”的重要特性，即对单频正弦信号作apFFT变换，最高谱线的初始相位严格等于该正弦信号的初始相位，而不受频谱扩散的影响。因此，利用apFFT的“初相不变性”可以大大提高时移相位差法的频率测量精度，从而大大提高多普勒雷达的测速精度。

1 apFFT时移相位差法的算法原理

1.1 apFFT算法原理

apFFT算法可以分解为数据预处理和FFT两部分，其算法原理如图1所示，其中N是FFT点数。

设一个长度为(2N-1)的输入序列：

数据预处理是指利用卷积窗W，将该输入序列按图1所示的运算映射为长度为N的数据向量：

然后，对y序列做N点的FFT，从而实现apFFT变换。其中，根据数据处理的要求选择不同的卷积窗W，卷积窗类型可分为无窗、单窗和双窗。

1.2 基于apFFT的时移相位差法

设单频信号序列为：

2 雷达测速系统的组成与工作原理

雷达测速系统组成如图2所示。系统主要包括：多普勒雷达前端模块、中频信号调理电路、模数转换电路和数模转换电路、FPGA数字信号处理平台、以太网接口电路、外部大容量存储器等。

在系统上电或复位之后，FPGA首先通过参数配置接口初始化雷达工作参数，再通过DAC电路产生雷达工作所需控制信号。

在启动测速后，雷达模块输出的多普勒中频信号首先经过中频信号调理电路的处理，再由16 bit的ADC完成模数转换。其中，中频信号调理电路由有源高通滤波器、程控衰减器和有源低通滤波器组成，FPGA可以通过程控衰减器控制输入信号的幅度。

采样后的数据经FPGA缓存、加窗处理、频谱变换、主谱识别和cordic求解相位[4]等处理，最终得到主谱相位，并计算出多普勒频率及相应的速度值。

大容量存储器由2片NAND Flash构成，每片容量8 Gb。在现场实测时，可将ADC采样的数据存储到NAND Flash中，之后，再带回实验室做详细的数据分析。由于存储器容量大，可存储几个小时的原始数据。

以太网电路采用以太网接口控制芯片W5300。通过以太网完成控制命令的下发和测量结果的上传工作。控制命令包括雷达工作模式、雷达启闭、程控衰减量等，上传的数据包括ADC采样数据和测频结果。

3 雷达测速系统的数据采集与处理

ADC采样后的数据分为两路，一路数据通过以太网接口上传至PC，在PC中存为TXT文本文件，并在MATLAB环境下作数字信号处理[5]；另一路数据直接在FPGA平台上进行计算，计算后的结果再通过以太网上传到PC。二者处理的结果可作对比实验。

3.1 数据的采样与存取

数据采样与处理参数：

采样点数3N：6 144；采样率：200 kS/s；ADC数据量化位数：16 bit；FFT点数N：2 048；FFT的频率分辨率：97.66 Hz；窗类型：Blackman双窗。

经ADC采样后的数据存储到FPGA内部的RAM中，RAM的大小为3N字。缓存区操作流程：若写地址大于2N-1，表明前2N-1个点写满，开始读取地址为0～2N-2的数据；若写地址大于0小于N，则读取地址为N～3N-2的数据，不满足读数据的条件，则等待。在读写RAM操作过程中，读数据时钟远远高于写数据时钟，以保证读取新数据之前，上一次数据已处理完成。

3.2 FPGA数据的处理流程

FPGA数据处理流程主要包括：读写RAM、加窗处理、apFFT运算、查找主谱、计算主谱相位和计算结果的缓存等。

为了抑制频谱泄漏，突出频谱主瓣，对数据采取加窗处理。

经过乘法器的输出数据过宽，需要截位。在模块控制器的控制下，前N-1点截位后，压入FIFO中缓存；后N点到来后，FIFO中数据出栈，并和截位后的数据相加，完成apFFT算法的预处理过程。

查找主谱，即寻找频谱中最高谱线。确定最高谱线后，需要计算其相位，计算主谱相位通过cordic算法实现。当主谱相位计算完成以后，缓存一次，缓存的结果就是每3N点的前后2N-1点的两组apFFT主谱序号及其相位值。

每完成一次3N点计算后，结果被存储到RAM中，每完成一次速度测量，再将RAM中数据读出并通过以太网传到上位机。

图3为FPGA的apFFT时移相位差法测频结构图。

4 测速实验与数据分析

4.1 实验室环境下的模拟测速实验与数据分析

利用信号源产生一个频率为1.2 kHz的单频正弦波，用该信号模拟多普勒雷达测速中频信号，则对应的速度值为27 km/h。

对FPGA平台计算后所得的上传结果，利用MATLAB绘制成速度曲线如图4所示。

由图4可以看到，速度曲线在27 km/h附近上下波动。其中，最大偏差速度值为27.008 km/h，相对于真实值的误差为0.3‰。

由此可见，基于apFFT的时移相位差法能实现高精度的速度测量。

4.2 外场实际测速实验与数据分析

测速器安装在公路的人行过街天桥上，选取单一车辆高速行驶时进行测量。

图5为雷达多普勒回波中频信号，图6为雷达回波中频前2N-1点apFFT频谱，图7为雷达回波中频后2N-1点apFFT频谱，图8为速度测量曲线。

从雷达回波角度看，当被测目标速度稳定且不存在其他目标干扰时，雷达回波稳定，输出的多普勒中频信号质量好。从频谱角度分析，频谱主瓣突出。

从速度曲线来看，曲线平稳，末端有下降趋势，这是由于被测目标靠近雷达时，被测物体运动方向和目标与雷达连线的夹角逐渐增大导致多普勒频率减小所引起的。

在描绘速度曲线的数据中，选择一段连续数据制成表1，根据表1中的结果发现，最大与最小频率差Δf=3.95 Hz，其变化率仅为1.4‰。

同样的，由频率对应计算的速度值相对变化量也比较小，最大速度与最小速度之差仅为0.09 km/h，变化率仍为1.4‰。

因此，在实际的应用中，基于apFFT的时移相位差法同样能实现高精度的速度测量。

5 结论

本文设计了以FPGA为处理核心的多普勒雷达测速系统，并将基于apFFT的时移相位差法这一高精度测频算法应用于实际测速中；利用MATLAB的信号处理功能和GUI设计了上位机的可视化界面，以便于及时观察时频域数据和测速结果。多次实测结果表明，该雷达测速系统完全达到设计要求，能够实现目标运动速度的高精度测量。

参考文献

[1] 刘丽华．多普勒雷达测速系统研究[D]．武汉：华中科技大学，2007.

[2] 贺同，陈星，洪龙龙.基于FPGA的全相位FFT高精度频率测量[J].电子测量技术，2013，36(8)：80-83.

[3] 王兆华，黄翔东.数字信号全相位谱分析与滤波技术[M].北京：电子工业出版社，2009.

[4] 王梦源，王书省，陈星．流水线双模CORDIC算法的FPGA实现[J]．电子测量技术，2007，30(9)：184-186.

[5] 陈垚光，毛涛涛，王正林，等.精通MATLAB GUI设计[M].第2版．北京：电子工业出版社，2011.